,

A Cross-level Verification Methodology for Digital IPs Augmented with Embedded Timing Monitors.

, , , , , и .
ACM Trans. Design Autom. Electr. Syst., 24 (3): 27:1-27:23 (2019)

Метаданные

тэги

Пользователи данного ресурса

  • @dblp

Комментарии и рецензии