,

Debugging VHDL designs using model-based reasoning.

.
Artif. Intell. Eng., 14 (4): 331-351 (2000)

Метаданные

тэги

Пользователи данного ресурса

  • @dblp

Комментарии и рецензии