Artikel,

Simultaneous routing and buffer insertion with restrictions onbuffer locations.

, , , und .
IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 19 (7): 819-824 (2000)

Metadaten

Tags

Nutzer

  • @dblp

Kommentare und Rezensionen