( en | de | ru )

 

Disambiguierung von "Nakase, Yasunobu"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Design of a low power NoC router using Marching Memory Through type.

, , , , , , , und . NOCS, Seite 111-118. IEEE, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Nakase, Yasunobu
Eine Person hinzufügen mit dem Namen Nakase, Yasunobu
 

Weitere Publikationen von Autoren mit dem selben Namen

Comments on "Leading-zero anticipatory logic for high-speed floating point addition" with reply., , , , , , und . IEEE J. Solid State Circuits, 32 (2): 292 (1997)Design of a low power NoC router using Marching Memory Through type., , , , , , , und . NOCS, Seite 111-118. IEEE, (2014)Authors Reply., , , , und . IEEE J. Solid State Circuits, 32 (2): 293 (1997)Source-synchronization and timing vernier techniques for 1.2-GB/s SLDRAM interface., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 34 (4): 494-501 (1999)A 0.5V start-up 87% efficiency 0.75mm2 on-chip feed-forward single-inductor dual-output (SIDO) boost DC-DC converter for battery and solar cell operation sensor network micro-computer integration., , , , , , , und . CICC, Seite 1-4. IEEE, (2012)An 8.8-ns 54×54-bit multiplier with high speed redundant binary architecture., , , , , und . IEEE J. Solid State Circuits, 31 (6): 773-783 (1996)A 600-MHz 54×54-bit multiplier with rectangular-styled Wallace tree., , , , , und . IEEE J. Solid State Circuits, 36 (2): 249-257 (2001)Leading-zero anticipatory logic for high-speed floating point addition., , , , , und . IEEE J. Solid State Circuits, 31 (8): 1157-1164 (1996)A low power NoC router using the marching memory through type., , , , , , , und . COOL Chips, Seite 1-3. IEEE Computer Society, (2014)On-Chip Single-Inductor Dual-Output DC-DC Boost Converter Having Off-Chip Power Transistor Drive and Micro-Computer Controlled MPPT Modes., , , und . IEICE Trans. Electron., 96-C (11): 1420-1427 (2013)