Artikel in einem Konferenzbericht,

A 4.2GHz 0.3mm2 256kb Dual-Vcc SRAM Building Block in 65nm CMOS.

, , , , , , , , , , , , und .
ISSCC, Seite 2572-2581. IEEE, (2006)

Metadaten

Tags

Nutzer

  • @dblp

Kommentare und Rezensionen