( en | de | ru )

 

Disambiguierung von "Takata, Hidehiro"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Post-silicon programmed body-biasing platform suppressing device variability in 45 nm CMOS technology.

, , , , , und . ISLPED, Seite 15-20. ACM, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Takata, Hidehiro
Eine Person hinzufügen mit dem Namen Takata, Hidehiro
 

Weitere Publikationen von Autoren mit dem selben Namen

Evaluation of SRAM-Core Susceptibility against Power Supply Voltage Variation., , , , , und . IEICE Trans. Electron., 95-C (4): 586-593 (2012)Misleading energy and performance claims in sub/near threshold digital systems., , , , , , , , , und 1 andere Autor(en). ICCAD, Seite 625-631. IEEE, (2010)A Data-Driven Architecture for Distributed Parallel Processing., , , , , , , , und . ICCD, Seite 218-224. IEEE Computer Society, (1991)On-chip resonant supply noise reduction utilizing switched parasitic capacitors of sleep blocks with tri-mode power gating structure., , , , , und . ESSCIRC, Seite 183-186. IEEE, (2011)Fine-Grained In-Circuit Continuous-Time Probing Technique of Dynamic Supply Variations in SoCs., , , , , , , und . ISSCC, Seite 288-603. IEEE, (2007)A 32×24-bit multiplier-accumulator with advanced rectangular styled Wallace-tree structure., , , , , und . ISCAS (1), Seite 73-76. IEEE, (2005)Post-silicon programmed body-biasing platform suppressing device variability in 45 nm CMOS technology., , , , , und . ISLPED, Seite 15-20. ACM, (2008)The D30V/MPEG multimedia processor., , , , , , , , , und 1 andere Autor(en). IEEE Micro, 19 (4): 38-47 (1999)Phase-adjustable error detection flip-flops with 2-stage hold driven optimization and slack based grouping scheme for dynamic voltage scaling., , , , , , und . DAC, Seite 884-889. ACM, (2008)Decoupling capacitance boosting for on-chip resonant supply noise reduction., , , , , und . DDECS, Seite 111-114. IEEE Computer Society, (2011)