( en | de | ru )

 

Disambiguierung von "Banerjee, Pritha"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Cone-based placement for field programmable gate arrays.

, , und . IET Comput. Digit. Tech., 5 (1): 49-62 (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Pritha Mahata

Abhishek Banerjee

Prabuddha Banerjee

Mita Banerjee

Nandakishore Banerjee

 

Weitere Publikationen von Autoren mit dem selben Namen

Floorplanning for Partial Reconfiguration in FPGAs., , und . VLSI Design, Seite 125-130. IEEE Computer Society, (2009)Analytical modelling and performance analysis of gate engineered TG silicon-on-nothing metal-oxide-semiconductor field-effect transistor., , und . IET Circuits Devices Syst., 12 (5): 557-562 (2018)An efficient and effective analytical placer for FPGAs., , und . DAC, Seite 10:1-10:6. ACM, (2013)Flare reduction in EUV Lithography by perturbation of wire segments., , und . VLSI-SoC, Seite 7-12. IEEE, (2015)Faster Placer for Island-Style FPGAs., und . ICCTA, Seite 117-121. IEEE Computer Society, (2007)Threshold voltage modeling of Gaussian-doped Dual work function Material Cylindrical Gate-all-around (CGAA) MOSFET considering the effect of temperature and fixed interface trapped charges., und . Microelectron. J., (2022)Minimization of Flare in EUVL by Simultaneous Wire Segment Perturbation and Dummification., , und . ISVLSI, Seite 212-217. IEEE, (2019)Stitch-avoiding Global Routing for Multiple E-Beam Lithography., , , und . VLSID, Seite 138-143. IEEE, (2022)Post-Layout Perturbation towards Stitch Friendly Layout for Multiple E-Beam Lithography., , und . ICCD, Seite 411-414. IEEE Computer Society, (2017)Constructing Rectilinear Steiner Minimum Tree with Conditional Generative Adversarial Network., , und . VLSID, Seite 351-356. IEEE, (2025)