( en | de | ru )

 

Disambiguierung von "Mitra, Tulika"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Integrated instruction cache analysis and locking in multitasking real-time systems.

, , und . DAC, Seite 147:1-147:10. ACM, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Tulika Dhar

Thomas Mitra

Uwe Mitransky

Mitra Westermann

Mitra Pourmansour

 

Weitere Publikationen von Autoren mit dem selben Namen

Integrated instruction cache analysis and locking in multitasking real-time systems., , und . DAC, Seite 147:1-147:10. ACM, (2013)An efficient framework for dynamic reconfiguration of instruction-set customization., , und . CASES, Seite 135-144. ACM, (2007)Cache modeling in probabilistic execution time analysis., und . DAC, Seite 319-324. ACM, (2008)Efficient detection and exploitation of infeasible paths for software timing analysis., , , und . DAC, Seite 358-363. ACM, (2006)Exploiting forwarding to improve data bandwidth of instruction-set extensions., , und . DAC, Seite 43-48. ACM, (2006)Characterizing embedded applications for instruction-set extensible processors., und . DAC, Seite 723-728. ACM, (2004)Static analysis for fast and accurate design space exploration of caches., und . CODES+ISSS, Seite 103-108. ACM, (2008)Analyzing Loop Paths for Execution Time Estimation., , und . ICDCIT, Volume 3816 von Lecture Notes in Computer Science, Seite 458-469. Springer, (2005)Instruction-set customization for real-time embedded systems., und . DATE, Seite 1472-1477. EDA Consortium, San Jose, CA, USA, (2007)Design Space exploration of FPGA-based accelerators with multi-level parallelism., , , , , und . DATE, Seite 1141-1146. IEEE, (2017)