( en | de | ru )

 

Disambiguierung von "Miura, Yukiya"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A BIST Circuit for IDDQ Tests.

, , , , , und . Asian Test Symposium, Seite 390-395. IEEE Computer Society, (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Naotomo Miura

Kota Miura

Yuzuru Miura

 

Weitere Publikationen von Autoren mit dem selben Namen

Current Testable Design of Resistor String DACs., , , , und . ATS, Seite 399-403. IEEE, (2007)Development of FF Circuits for Measures Against Power Supply Noise., , und . IOLTS, Seite 48-51. IEEE, (2019)Simulation of resistive bridging fault to minimize the presence of intermediate voltage and oscillation in CMOS circuits., , und . Asian Test Symposium, Seite 120-124. IEEE Computer Society, (2000)Dual Edge Triggered Flip-Flops for Noise Blocking and Application to Signal Delay Detection., und . Asian Test Symposium, Seite 119-124. IEEE Computer Society, (2012)Hybrid Rocket Engine Design Using Pairwise Ranking Surrogate-assisted Differential Evolution., , , und . GECCO Companion, Seite 1956-1962. ACM, (2023)Impact of Surrogate Model Accuracy on Performance and Model Management Strategy in Surrogate-Assisted Evolutionary Algorithms., , und . CoRR, (März 2025)Real-Time Current Testing for A/D Converters.. IEEE Des. Test Comput., 13 (2): 34-41 (1996)Differential Evolution Using Surrogate Model Based on Pairwise Ranking Estimation for Constrained Optimization Problems., , und . SCIS/ISIS, Seite 1-6. IEEE, (2022)A noise-tolerant master-slave flip-flop., und . IOLTS, Seite 55-61. IEEE, (2014)An On-Chip Digital Environment Monitor for Field Test., , , und . ATS, Seite 254-257. IEEE Computer Society, (2014)