Autor der Publikation

Early detection of system-level anomalous behaviour using hardware performance counters.

, , und . DATE, Seite 485-490. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Course on secure hardware design of silicon chips.. IET Circuits Devices Syst., 11 (4): 304-309 (2017)Early detection of system-level anomalous behaviour using hardware performance counters., , und . DATE, Seite 485-490. IEEE, (2018)On the Integration of Physically Unclonable Functions into ARM TrustZone Security Technology., , , , , und . ECCTD, Seite 1-4. IEEE, (2020)Cell Flipping with Distributed Refresh for Cache Ageing Minimization., , und . ATS, Seite 98-103. IEEE, (2018)Tamper Resistant Design of Convolutional Neural Network Hardware Accelerator., , , , und . AsianHOST, Seite 1-5. IEEE, (2023)A Methodology for Cybersecurity Risk Assessment in Supply Chains., , , und . ESORICS Workshops (2), Volume 14399 von Lecture Notes in Computer Science, Seite 26-41. Springer, (2023)A Method for Swift Selection of Appropriate Approximate Multipliers for CNN Hardware Accelerators., , , und . ISCAS, Seite 1-5. IEEE, (2024)Analysis of BTI aging of level shifters., , und . IOLTS, Seite 17-18. IEEE, (2016)Cost-efficient design for modeling attacks resistant PUFs., , , und . DATE, Seite 467-472. IEEE, (2018)A Machine Learning Attacks Resistant Two Stage Physical Unclonable Functions Design., , und . IVSW, Seite 52-55. IEEE, (2018)