( en | de | ru )

 

Disambiguierung von "Stouraitis, Thanos"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Area-Throughput Trade-Offs for SHA-1 and SHA-256 Hash Functions' Pipelined Designs.

, , , , , und . Journal of Circuits, Systems, and Computers, 25 (4): 1650032:1-1650032:26 (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Thanos Lipowatz

Melissa Thanos

Ioannis Thanos

Solon Thanos

Thanos Rigas

 

Weitere Publikationen von Autoren mit dem selben Namen

Outage probability of single carrier NOMA systems under I/Q imbalance., , , , , , und . WCNC, Seite 1-6. IEEE, (2018)Area-Throughput Trade-Offs for SHA-1 and SHA-256 Hash Functions' Pipelined Designs., , , , , und . Journal of Circuits, Systems, and Computers, 25 (4): 1650032:1-1650032:26 (2016)A hybrid floating-point/logarithmic number system digital signal processor.. ICASSP, Seite 1079-1082. IEEE, (1989)A complex DSP processor using polynomial encoding., , und . ICASSP, Seite 1310-1313. IEEE, (1989)Approximate Logarithmic Multiplier For Convolutional Neural Network Inference With Computational Reuse., , , , , , , und . ICECS 2022, Seite 1-4. IEEE, (2022)Novel high-radix residue number system multipliers and adders., und . ISCAS (1), Seite 451-454. IEEE, (1999)Systematic Design of Multi-Modulus/Multi-Function Residue Number System Processors., und . ISCAS, Seite 79-82. IEEE, (1994)Execution time comparison of lifting-based 2D wavelet transforms implementations on a VLIW DSP., , und . ISCAS, IEEE, (2006)An RNS barrett modular multiplication architecture., und . ISCAS, Seite 2229-2232. IEEE, (2014)Systematic design of full adder-based architectures for convolution., , , , und . ICASSP (1), Seite 389-392. IEEE Computer Society, (1993)