( en | de | ru )

 

Disambiguierung von "Yasufuku, Tadashi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 1.8V 30nJ adaptive program-voltage (20V) generator for 3D-integrated NAND flash SSD.

, , , , , , und . ISSCC, Seite 238-239. IEEE, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Tadashi Obara

Tadashi Otsuru

Tadashi Makabe

Tadashi Kito

Tadashi Yamagata

 

Weitere Publikationen von Autoren mit dem selben Namen

A closed-form expression for estimating minimum operating voltage (VDDmin) of CMOS logic gates., , , , , , und . DAC, Seite 984-989. ACM, (2011)Effect of resistance of TSV's on performance of boost converter for low power 3D SSD with NAND flash memories., , , , , , und . 3DIC, Seite 1-4. IEEE, (2009)A 1.8V 30nJ adaptive program-voltage (20V) generator for 3D-integrated NAND flash SSD., , , , , , und . ISSCC, Seite 238-239. IEEE, (2009)Inductor design of 20-V boost converter for low power 3D solid state drive with NAND flash memories., , , , , , und . ISLPED, Seite 87-92. ACM, (2009)A stretchable EMI measurement sheet with 8×8 coil array, 2V organic CMOS decoder, and -70dBm EMI detection circuits in 0.18¼m CMOS., , , , , , , , , und . ISSCC, Seite 472-473. IEEE, (2009)12% Power reduction by within-functional-block fine-grained adaptive dual supply voltage control in logic circuits with 42 voltage domains., , , , , und . ESSCIRC, Seite 191-194. IEEE, (2011)12.7-times energy efficiency increase of 16-bit integer unit by power supply voltage (VDD) scaling from 1.2v to 310mv enabled by contention-less flip-flops (CLFF) and separated VDD between flip-flops and combinational logics., , , , , , und . ISLPED, Seite 163-168. IEEE/ACM, (2011)Investigation of determinant factors of minimum operating voltage of logic gates in 65-nm CMOS., , , , , , und . ISLPED, Seite 21-26. IEEE/ACM, (2011)24% Power reduction by post-fabrication dual supply voltage control of 64 voltage domains in VDDmin limited ultra low voltage logic circuits., , , , , , , , , und 2 andere Autor(en). ISQED, Seite 586-591. IEEE, (2012)13% Power reduction in 16b integer unit in 40nm CMOS by adaptive power supply voltage control with parity-based error prediction and detection (PEPD) and fully integrated digital LDO., , , , , , , und . ISSCC, Seite 486-488. IEEE, (2012)