( en | de | ru )

 

Disambiguierung von "Xie, Jiafeng"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Efficient Implementation of Ring-Binary-LWE-based Lightweight PQC Accelerator on the FPGA Platform.

, , , und . FCCM, Seite 114-120. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jiafeng Zhang

Jian Xie

Yangpei Xie

Mingliang Xie

Qian Xie

 

Weitere Publikationen von Autoren mit dem selben Namen

Efficient Implementation of Finite Field Arithmetic for Binary Ring-LWE Post-Quantum Cryptography Through a Novel Lookup-Table-Like Method., , und . DAC, Seite 1279-1284. IEEE, (2021)LSM: Novel Low-Complexity Unified Systolic Multiplier over Binary Extension Field., und . ACM Great Lakes Symposium on VLSI, Seite 343-346. ACM, (2019)Hardware-Efficient Realization of Prime-Length DCT Based on Distributed Arithmetic., , und . IEEE Trans. Computers, 62 (6): 1170-1178 (2013)Evaluating obfuscation performance of novel algorithm-to-architecture mapping techniques in systolic-array-based circuits., und . AsianHOST, Seite 127-132. IEEE Computer Society, (2017)FELIX (XGCD for FALCON): FPGA-based Scalable and Lightweight Accelerator for Large Integer Extended GCD., , und . IACR Cryptol. ePrint Arch., (2024)FPGA Implementation of Compact Hardware Accelerators for Ring-Binary-LWE-based Post-quantum Cryptography., , , und . ACM Trans. Reconfigurable Technol. Syst., 16 (3): 45:1-45:23 (September 2023)CASA: A Compact and Scalable Accelerator for Approximate Homomorphic Encryption., , , , und . IACR Trans. Cryptogr. Hardw. Embed. Syst., 2024 (2): 451-480 (2024)Low-latency area-delay-efficient systolic multiplier over GF(2m) for a wider class of trinomials using parallel register sharing., , und . ISCAS, Seite 89-92. IEEE, (2012)Low-Complexity Systolic Multiplier for GF(2m) using Toeplitz Matrix-Vector Product Method., , und . ISCAS, Seite 1-5. IEEE, (2019)Efficient Hardware Implementation of Finite Field Arithmetic $AB+C$AB+C for Binary Ring-LWE Based Post-Quantum Cryptography., , , und . IEEE Trans. Emerg. Top. Comput., 10 (2): 1222-1228 (2022)