( en | de | ru )

 

Disambiguierung von "Kwasniewski, Tad A."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Design and comparison of CMOS Current Mode Logic latches.

, und . ISCAS (4), Seite 353-356. IEEE, (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Klaus Kwasniewski

Tad Shull

Stefan Kwasniewski

Tad Holak

Tad Holak

 

Weitere Publikationen von Autoren mit dem selben Namen

A 10Gb/s transmitter with multi-tap FIR pre-emphasis in 0.18µm CMOS technology., , , und . ASP-DAC, Seite 679-682. ACM Press, (2005)A Low-Power, Fast Acquisition, Data Recovery Circuit With Digital Threshold Decision for SFI-5 Application., , und . IEEE Trans. Very Large Scale Integr. Syst., 17 (12): 1742-1748 (2009)A Timing Jitter Reduction Technique in a Cyclic Injection Clock Multiplier for Data Communication System., , und . SoCC, Seite 123-126. IEEE, (2006)A 0.18µm CMOS clock and data recovery circuit with extended operation range., , , und . ISCAS, IEEE, (2006)A 40 GHz Quadrature LC VCO and Frequency Divider in 90-nm CMOS Technology., und . ISCAS, Seite 3047-3050. IEEE, (2007)A 4-GB/S half-rate clock and data recovery circuit with a 3-stage VCO., , und . Circuits, Signals, and Systems, Seite 128-131. IASTED/ACTA Press, (2005)A programmable pre-cursor ISI equalization circuit for high-speed serial link over highly lossy backplane channel., , , , und . CCECE, Seite 1221-1226. IEEE, (2009)A 10-Gb/s backplane transmitter with a FIR pre-emphasis equalizer to suppress ISI at data centers and edges simultaneously., , , und . CCECE, Seite 1213-1216. IEEE, (2009)A 0.18-µm CMOS clock and data recovery circuit with reference-less dual loops., , und . ISCAS, Seite 2358-2361. IEEE, (2008)A quadrature output voltage controlled ring oscillator based on three-stage sub-feedback loops., , und . ISCAS (2), Seite 176-179. IEEE, (1999)