( en | de | ru )

 

Disambiguierung von "Wu, Yu-Liang"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Orthogonal Greedy Coupling - A New Optimization Approach to 2-D FPGA Routing.

, und . DAC, Seite 568-573. ACM Press, (1995)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yu Liang

Liang Yu

Yu Wu

Pak-Liang Wu

Yu-Li Liang

 

Weitere Publikationen von Autoren mit dem selben Namen

Improving redundancy addition and removal using unreachable states for sequential circuits., , und . ISCAS, Seite 3172-3175. IEEE, (2010)FPGA technology mapping optimization by rewiring algorithms., , , und . ISCAS (6), Seite 5653-5656. IEEE, (2005)To Detect, Locate, and Mask Hardware Trojans in digital circuits by reverse engineering and functional ECO., , und . ASP-DAC, Seite 623-630. IEEE, (2016)On Fixed Edges and Edge-Reconstruction of Series-Parallel Networks., , und . Graphs Comb., 17 (2): 213-225 (2001)The exact channel density and compound design for generic universal switch blocks., , , und . ACM Trans. Design Autom. Electr. Syst., 12 (2): 19 (2007)IBAW: an implication-tree based alternative-wiring logic transformation algorithm., , und . ASP-DAC, Seite 415-422. ACM, (2000)Circuit partitioning with coupled logic restructuring techniques., , und . ASP-DAC, Seite 655-660. ACM, (2000)Scan-Based BIST Using an Improved Scan Forest Architecture., , , und . Asian Test Symposium, Seite 88-93. IEEE Computer Society, (2004)Reliability Analysis of Self-Repairable MEMS Accelerometer., , und . DFT, Seite 236-244. IEEE Computer Society, (2006)OBDD Minimization Based on Two-Level Representation of Boolean Functions., , , und . IEEE Trans. Computers, 49 (12): 1371-1379 (2000)