( en | de | ru )

 

Disambiguierung von "Friedman, Eby G."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Architecting a MOS current mode logic (MCML) processor for fast, low noise and energy-efficient computing in the near-threshold regime.

, , , , , und . ICCD, Seite 527-534. IEEE Computer Society, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Zviel Friedman

Alexander Friedman

Ariell Friedman

Michel Friedman

Henry Dan Friedman

 

Weitere Publikationen von Autoren mit dem selben Namen

Exploiting the on-chip inductance in high-speed clock distribution networks, , und . IEEE Trans. Very Large Scale Integr. Syst., 9 (6): 963--973 (Dezember 2001)Clock tree layout design for reduced delay uncertainty., , und . SoCC, Seite 179-180. IEEE, (2004)Low power repeaters driving RC interconnects with delay and bandwidth constraints., und . SoCC, Seite 335-339. IEEE, (2004)Inductance/area/resistance tradeoffs in high performance power distribution grids., und . ISCAS (1), Seite 101-104. IEEE, (2002)Inductive interconnect width optimization for low power., und . ISCAS (5), Seite 273-276. IEEE, (2003)Equivalent rise time for resonance in power/ground noise estimation., , , und . ISCAS, Seite 2422-2425. IEEE, (2008)Signal waveform characterization in RLC trees., , und . ISCAS (6), Seite 190-193. IEEE, (1999)Circuit Synthesis of Clock Distribution Networks Based on Non-Zero Clock Skew., und . ISCAS, Seite 175-178. IEEE, (1994)Compact substrate models for efficient noise coupling and signal isolation analysis., , , , , und . ISCAS, Seite 2346-2349. IEEE, (2010)Monotonicity Constraints on Path Delays for Efficient Retiming with Localized Clock Skew and Variable Register Delay., , und . ISCAS, Seite 1748-1751. IEEE, (1995)