Autor der Publikation

Optimal Placement in RFID-Integrated VANETs for Intelligent Transportation System.

, , , , , und . RFID-TA, Seite 1-6. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Optimization Strategies for Digital Compute-in-Memory from Comparative Analysis with Systolic Array., , und . AICAS, Seite 1-5. IEEE, (2023)Enabling Ultra-Low Power Ultrasound Imaging with Compute-in-Memory Sparse Reconstruction Accelerator., , , , , und . BioCAS, Seite 1-5. IEEE, (2023)Improved Ant Colony Optimization Algorithm for Optimized Nodes Deployment of HAP-Based Marine Monitoring Sensor Networks., , , , , und . CSPS (3), Volume 517 von Lecture Notes in Electrical Engineering, Seite 933-941. Springer, (2018)NeuroSim Validation with 40nm RRAM Compute-in-Memory Macro., , , , und . AICAS, Seite 1-4. IEEE, (2021)Enabling Long-Term Robustness in RRAM-based Compute-In-Memory Edge Devices., , und . ISCAS, Seite 1-5. IEEE, (2023)Optimal Placement in RFID-Integrated VANETs for Intelligent Transportation System., , , , , und . RFID-TA, Seite 1-6. IEEE, (2018)Compute-in-Memory: From Device Innovation to 3D System Integration., , , , , , , und . ESSDERC, Seite 21-28. IEEE, (2021)RAWAtten: Reconfigurable Accelerator for Window Attention in Hierarchical Vision Transformers., , und . DATE, Seite 1-6. IEEE, (2023)XOR-CIM: Compute-In-Memory SRAM Architecture with Embedded XOR Encryption., , , , und . ICCAD, Seite 77:1-77:6. IEEE, (2020)A 40nm Analog-Input ADC-Free Compute-in-Memory RRAM Macro with Pulse-Width Modulation between Sub-arrays., , , und . VLSI Technology and Circuits, Seite 266-267. IEEE, (2022)