( en | de | ru )

 

Disambiguierung von "Sasao, Tsutomu"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
BDD representation for incompletely specifiedvmultiple-output logic functions and its applications to functional decomposition.

, und . DAC, Seite 373-378. ACM, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Tsutomu Munakata

Tsutomu Haga

 

Weitere Publikationen von Autoren mit dem selben Namen

Evaluation of multiple-output logic functions using decision diagrams., , und . ASP-DAC, Seite 312-315. ACM, (2003)A Soft Error Tolerant LUT Cascade Emulator., und . ATS, Seite 115-124. IEEE, (2006)Implementation of LPM Address Generators on FPGAs., , und . ARC, Volume 3985 von Lecture Notes in Computer Science, Seite 170-181. Springer, (2006)A Dynamic Programming Based Method for Optimum Linear Decomposition of Index Generation Functions., , und . ISMVL, Seite 144-149. IEEE, (2019)An algorithm to find optimum support-reducing decompositions for index generation functions., , und . DATE, Seite 812-817. IEEE, (2017)GRMIN: a heuristic simplification algorithm for generalized Reed-Muller expressions., und . ASP-DAC, ACM, (1995)A deep convolutional neural network based on nested residue number system., und . FPL, Seite 1-6. IEEE, (2015)A fast logic simulator using a look up table cascade emulator., , und . ASP-DAC, Seite 466-472. IEEE, (2006)EVMDD-Based Analysis and Diagnosis Methods of Multi-State Systems with Multi-State Components., , und . J. Multiple Valued Log. Soft Comput., 22 (1-2): 59-78 (2014)A Design of AES Encryption Circuit with 128-bit Keys Using Look-Up Table Ring on FPGA., , und . IEICE Trans. Inf. Syst., 89-D (3): 1139-1147 (2006)