( en | de | ru )

 

Disambiguierung von "Castrillón, Jerónimo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Supporting Fine-grained Dataflow Parallelism in Big Data Systems.

, , und . PMAM@PPoPP, Seite 41-50. ACM, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jeronimo Castrillon Mazo

Jerónimo Rodríguez

Jerónimo José Granados

Antonio Castrillón H

Elkin Castrillón Oberndorfer

 

Weitere Publikationen von Autoren mit dem selben Namen

Application-aware spinlock control using a hardware scheduler in MPSoC platforms., , , , , , und . ISSoC, Seite 1-6. IEEE, (2012)Achieving Determinism in Adaptive AUTOSAR., , , und . DATE, Seite 822-827. IEEE, (2020)Generalized Data Placement Strategies for Racetrack Memories., , , und . DATE, Seite 1502-1507. IEEE, (2020)Pruning and Early-Exit Co-Optimization for CNN Acceleration on FPGAs., , , , und . DATE, Seite 1-6. IEEE, (2023)Compiler-based graph representations for deep learning models of code., , , und . CC, Seite 201-211. ACM, (2020)Guard the Cache: Dispatch Optimization in a Contextual Role-oriented Language., , und . COP@ECOOP, Seite 27-34. ACM, (2022)An online guided tuning approach to run CNN pipelines on edge devices., , , und . CF, Seite 45-53. ACM, (2021)Reactors: A Deterministic Model for Composable Reactive Systems., , , , , , und . CyPhy/WESE, Volume 11971 von Lecture Notes in Computer Science, Seite 59-85. Springer, (2019)Optimized communication architecture of MPSoCs with a hardware scheduler: A system view., , , , , , und . SoC, Seite 163-168. IEEE, (2010)Supporting Fine-grained Dataflow Parallelism in Big Data Systems., , und . PMAM@PPoPP, Seite 41-50. ACM, (2018)