( en | de | ru )

 

Disambiguierung von "David, Jean-Pierre"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Max-hashing fragments for large data sets detection.

. ReConFig, Seite 1-6. IEEE, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jean Pierre Calteux

Jean-Pierre Mazat

Pierre Jean Regenet

Jean-Pierre Dubost

Jean-Pierre Détry

 

Weitere Publikationen von Autoren mit dem selben Namen

Temporal Logic Explanations for Dynamic Decision Systems Using Anchors and Monte Carlo Tree Search (Abstract Reprint)., , und . AAAI, Seite 22694. AAAI Press, (2024)ASIP Accelerator for LUT-based Neural Networks Inference., , und . NEWCAS, Seite 524-528. IEEE, (2022)Hardware description and synthesis of control-intensive reconfigurable dataflow architectures (abstract only)., und . FPGA, Seite 274-275. ACM, (2013)Two-level configuration for FPGA: A new design methodology based on a computing fabric., , , und . ISCAS, Seite 265-268. IEEE, (2012)Bit-Slicing FPGA Accelerator for Quantized Neural Networks., , , und . ISCAS, Seite 1-5. IEEE, (2019)Synchronized-transfer-level design methodology applied to hardware matrix multiplication., und . ReConFig, Seite 1-7. IEEE, (2012)Max-hashing fragments for large data sets detection.. ReConFig, Seite 1-6. IEEE, (2013)Quark: An Integer RISC-V Vector Processor for Sub-Byte Quantized DNN Inference., , , , , , , , , und 1 andere Autor(en). ISCAS, Seite 1-5. IEEE, (2023)RISC-V Barrel Processor for Deep Neural Network Acceleration., , , , und . ISCAS, Seite 1-5. IEEE, (2021)BinaryConnect: Training Deep Neural Networks with binary weights during propagations., , und . NIPS, Seite 3123-3131. (2015)