Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

The ZuSE-KI-Mobil AI Accelerator SoC: Overview and a Functional Safety Perspective., , , , , , , , , und 8 andere Autor(en). DATE, Seite 1-6. IEEE, (2023)Leveraging Mixed-Precision CNN Inference for Increased Robustness and Energy Efficiency., , , , , , und . SOCC, Seite 1-6. IEEE, (2023)FLECSim-SoC: A Flexible End-to-End Co-Design Simulation Framework for System on Chips., , , , und . SoCC, Seite 83-88. IEEE, (2021)An Adaptive Lockstep Architecture for Mixed-Criticality Systems., , , und . ISVLSI, Seite 7-12. IEEE, (2021)Dynamic and scalable runtime block-based multicast routing for networks on chips., , , , und . NoCArc@MICRO, Seite 10:1-10:6. ACM, (2019)Data Movement Reduction for DNN Accelerators: Enabling Dynamic Quantization Through an eFPGA., , , , und . ISVLSI, Seite 371-372. IEEE, (2022)Leveraging Adaptive Redundancy in Multi-Core Processors for Realizing Adaptive Fault Tolerance in Mixed-Criticality Systems., und . MECO, Seite 1-5. IEEE, (2023)Einsatz von kollaborativen virtuellen Umgebungen bei der berufsbegleitenden Weiterbildung, , und . Journal of Technical Education (JOTED), (2013)SiFI-AI: A Fast and Flexible RTL Fault Simulation Framework Tailored for AI Models and Accelerators., , , , , und . ACM Great Lakes Symposium on VLSI, Seite 287-292. ACM, (2023)Runtime Adaptive Cache Checkpointing for RISC Multi-Core Processors., , , , , und . SOCC, Seite 1-6. IEEE, (2022)