Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Benefits of a SoC-Specific Test Methodology., , und . IEEE Des. Test Comput., 20 (3): 68-77 (2003)Defect and Error Tolerance in the Presence of Massive Numbers of Defects., , und . IEEE Des. Test Comput., 21 (3): 216-227 (2004)BIST Test Pattern Generators for Two-Pattern Testing-Theory and Design Algorithms., und . IEEE Trans. Computers, 45 (3): 257-269 (1996)Analytical models for crosstalk excitation and propagation in VLSI circuits., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 21 (10): 1117-1131 (2002)Aliasing Probability for Multiple Input Signature Analyzer., , und . IEEE Trans. Computers, 39 (4): 586-591 (1990)An Efficient Data-Distribution Mechanism in a Processor-In-Memory (PIM) Architecture Applied to Motion Estimation., , und . IEEE Trans. Computers, 57 (3): 375-388 (2008)Estimation of BIST Resources During High-Level Synthesis., , und . J. Electron. Test., 13 (3): 221-237 (1998)On Generating Vectors That Invoke High Circuit Delays - Delay Testing and Dynamic Timing Analysis., und . ATS, Seite 485-492. IEEE, (2007)Improving the Practical Space and Time Efficiency of the Shortest-Paths Approach to Sum-of-Pairs Multiple Sequence Alignment., , und . J. Comput. Biol., 2 (3): 459-472 (1995)AVM: application-level virtual memory., , und . HotOS, Seite 72-77. IEEE Computer Society, (1995)