( en | de | ru )

 

Disambiguierung von "Bartolini, Sandro"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Feedback-Driven Restructuring of Multi-threaded Applications for NUCA Cache Performance in CMPs.

, , , und . SBAC-PAD, Seite 87-94. IEEE Computer Society, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Enrico Bartolini

Sara Bartolini

Sandro Valle

(_1hn1_1hn2_1hn3I)-ADAM und (_1hn9_1hn9_1hnmTc)-TRODAT-1: szintigraphische In-vivo-Darstellung der serotonergen und dopaminergen Transportersysteme anhand von Micro-SPECT im ZNS von Ratten. Uni München, (2009)

Sandro Casagrande

Sandro Wefel

 

Weitere Publikationen von Autoren mit dem selben Namen

Instruction Set Extensions for Cryptographic Applications., , und . Cryptographic Engineering, Springer, (2009)Solving Graph Partitioning Problems Arising in Tagless Cache Management., , und . ISCO, Volume 8596 von Lecture Notes in Computer Science, Seite 50-61. Springer, (2014)Flexible task-DAG management in PHAST library: Data-parallel tasks and orchestration support for heterogeneous systems., und . Concurr. Comput. Pract. Exp., (2022)Performance portability in a real world application: PHAST applied to Caffe., , , , und . Int. J. High Perform. Comput. Appl., 36 (3): 419-439 (2022)MEmory performance: DEaling with applications, systems and architecture., , und . SIGARCH Comput. Archit. News, 35 (4): 4-5 (2007)Issues in Embedded Single-Chip Multicore Architectures., und . J. Embed. Comput., 2 (2): 137-139 (2006)Olympic: A Hierarchical All-Optical Photonic Network for Low-Power Chip Multiprocessors., , und . DSD, Seite 56-59. IEEE Computer Society, (2013)Inclusion of a Montgomery Multiplier Unit into an Embedded Processor's Datapath to Speed-up Elliptic Curve Cryptography., , und . IAS, Seite 95-100. IEEE Computer Society, (2007)A cache-aware program transformation technique suitable for embedded systems., und . Inf. Softw. Technol., 44 (13): 783-795 (2002)Embedded processors and systems: Architectural issues and solutions for emerging applications., , und . J. Embed. Comput., 2 (1): 1-3 (2006)