( en | de | ru )

 

Disambiguierung von "Tang, Xiyuan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 9.7fJ/Conv.-Step Capacitive Sensor Readout Circuit with Incremental Zoomed Time Domain Quantization.

, , , , , , , und . CICC, Seite 1-2. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Xiyuan Bai

Xiyuan Liu

Xiyuan Liu

Tang Tang

Xiyuan Hu

 

Weitere Publikationen von Autoren mit dem selben Namen

A 4-bit Calibration-Free Computing-In-Memory Macro With 3T1C Current-Programed Dynamic-Cascode Multi-Level-Cell eDRAM., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 59 (3): 842-854 (März 2024)A Two-Step ADC With a Continuous-Time SAR-Based First Stage., , , , , , , , , und . IEEE J. Solid State Circuits, 54 (12): 3375-3385 (2019)An NS-SAR ADC with Full-bit High-order Mismatch Shaped CDAC., , , , , , und . ISCAS, Seite 1-5. IEEE, (2023)16.5 A 13b 0.005mm2 40MS/s SAR ADC with kT/C Noise Cancellation., , , , und . ISSCC, Seite 258-260. IEEE, (2020)A 16Kb Transpose 6T SRAM In-Memory-Computing Macro based on Robust Charge-Domain Computing., , , , und . A-SSCC, Seite 1-3. IEEE, (2021)A 10-Bit 100-MS/s SAR ADC with Always-on Reference Ripple Cancellation., , , , , , und . VLSI Circuits, Seite 1-2. IEEE, (2020)A pipelined SAR ADC reusing the comparator as residue amplifier., , , , , und . CICC, Seite 1-4. IEEE, (2017)A Calibration-Free 15-level/Cell eDRAM Computing-in-Memory Macro with 3T1C Current-Programmed Dynamic-Cascoded MLC achieving 233-to-304-TOPS/W 4b MAC., , , , , , , , , und . CICC, Seite 1-2. IEEE, (2023)A 0.004mm2 200MS/S Pipelined SAR ADC with kT/C Noise Cancellation and Robust Ring-Amp., , , und . ISSCC, Seite 164-166. IEEE, (2022)EasyACIM: An End-to-End Automated Analog CIM with Synthesizable Architecture and Agile Design Space Exploration., , , , , , und . CoRR, (2024)