( en | de | ru )

 

Disambiguierung von "Chiang, Chen-Huan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
BIST TPG for Combinational Cluster Interconnect Testing at Board Level.

, und . J. Electron. Test., 16 (5): 427-442 (2000)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Mu-Huan Chiang

Tzu-Chiang Chen

Huan Chun Chen

Chen-Sian Chiang

Huan Zhou

 

Weitere Publikationen von Autoren mit dem selben Namen

A Novel Fault Injection Method for System Verification Based on FPGA Boundary Scan Architectur., und . ITC, Seite 923-929. IEEE Computer Society, (2002)End-to-end testing for boards and systems using boundary scan., , und . ITC, Seite 585-592. IEEE Computer Society, (2000)A Common Language Framework for Next-Generation Embedded Testing., , , , , und . IEEE Des. Test Comput., 27 (5): 36-49 (2010)BIST TPG for Combinational Cluster (Glue Logic) Interconnect Testing at Board Level., und . Asian Test Symposium, Seite 244-252. IEEE Computer Society, (1998)Testing and Remote Field Update of Distributed Base Stations in a Wireless Network., , , und . ITC, Seite 711-718. IEEE Computer Society, (2004)Problems Using Boundary-Scan for Memory Cluster Tests., , und . ITC, Seite 1-10. IEEE Computer Society, (2008)Random pattern testable logic synthesis., und . ICCAD, Seite 125-128. IEEE Computer Society / ACM, (1994)BIST TPG for SRAM cluster interconnect testing at board level., und . Asian Test Symposium, Seite 58-65. IEEE Computer Society, (2000)Design for Bit Error Rate estimation of high speed serial links., und . VTS, Seite 278-283. IEEE Computer Society, (2011)A New Language Approach for IJTAG., , , , , und . ITC, Seite 1-10. IEEE Computer Society, (2008)