Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Compiler-guided leakage optimization for banked scratch-pad memories., , , und . IEEE Trans. Very Large Scale Integr. Syst., 13 (10): 1136-1146 (2005)A Matrix-Based Approach to Global Locality Optimization., , , und . J. Parallel Distributed Comput., 58 (2): 190-235 (1999)Minimizing Data and Synchronization Costs in One-Way Communication., , , , und . IEEE Trans. Parallel Distributed Syst., 11 (12): 1232-1251 (2000)Changing Interaction of Compiler and Architecture., , , , , , , , , und 1 andere Autor(en). Computer, 30 (12): 51-58 (1997)Compiler-Directed Collective-I/O.. IEEE Trans. Parallel Distributed Syst., 12 (12): 1318-1331 (2001)Adaptive prefetching for shared cache based chip multiprocessors., , und . DATE, Seite 773-778. IEEE, (2009)Performance aware secure code partitioning., , und . DATE, Seite 1122-1127. EDA Consortium, San Jose, CA, USA, (2007)Memory bank aware dynamic loop scheduling., , , und . DATE, Seite 1671-1676. EDA Consortium, San Jose, CA, USA, (2007)FUSE: Fusing STT-MRAM into GPUs to Alleviate Off-Chip Memory Access Overheads., , und . HPCA, Seite 426-439. IEEE, (2019)Using data replication to reduce communication energy on chip multiprocessors., , , und . ASP-DAC, Seite 769-772. ACM Press, (2005)