( en | de | ru )

 

Disambiguierung von "Shenoy, Narendra V."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Logic Synthesis for Programmable Gate Arrays.

, , , , und . DAC, Seite 620-625. IEEE Computer Society Press, (1990)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Narendra Kumar

Nirmala Shenoy

Narendra Jussien

Aruna Shenoy

Narendra Panday

 

Weitere Publikationen von Autoren mit dem selben Namen

Logic Synthesis for Programmable Gate Arrays., , , , und . DAC, Seite 620-625. IEEE Computer Society Press, (1990)Emerging markets: design goes global., , , , , , und . DAC, Seite 195. ACM, (2003)Statistical Timing Yield Optimization by Gate Sizing., , und . IEEE Trans. Very Large Scale Integr. Syst., 14 (10): 1140-1146 (2006)Track assignment: a desirable intermediate step between global routing and detailed routing., , , und . ICCAD, Seite 59-66. ACM / IEEE Computer Society, (2002)Efficient implementation of retiming., und . ICCAD, Seite 226-233. IEEE Computer Society / ACM, (1994)Verifying clock schedules., und . ICCAD, Seite 124-131. IEEE Computer Society / ACM, (1992)Performance Directed Synthesis for Table Look Up Programmable Gate Arrays., , , und . ICCAD, Seite 572-575. IEEE Computer Society, (1991)The future of logic synthesis and physical design in deep-submicron process geometries., , und . ISPD, Seite 218-224. ACM, (1997)On the Temporal Equivalence of Sequential Circuits., , , und . DAC, Seite 405-409. IEEE Computer Society Press, (1992)Computing Silent Gate Models for Noise Analysis from Slew and Delay Tables., und . VLSI Design, Seite 989-994. IEEE Computer Society, (2004)