( en | de | ru )

 

Disambiguierung von "Pan, David Z."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Bandwidth-Adaptive Pipelined SAR ADC With Three-Stage Cascoded Floating Inverter Amplifier.

, , , , , , und . IEEE J. Solid State Circuits, 58 (9): 2564-2574 (September 2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

David Tse-chien Pan

Z Taufig

Weiqing Pan

Alexey Pan

Yaling Pan

 

Weitere Publikationen von Autoren mit dem selben Namen

Light in AI: Toward Efficient Neurocomputing With Optical Neural Networks - A Tutorial., , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 69 (6): 2581-2585 (2022)Cut Redistribution and Insertion for Advanced 1-D Layout Design via Network Flow Optimization., , , , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 26 (9): 1613-1626 (2018)An OTA-Less Second-Order VCO-Based CT $\Delta\Sigma$ Modulator Using an Inherent Passive Integrator and Capacitive Feedback., , und . IEEE J. Solid State Circuits, 55 (5): 1337-1350 (2020)Powernet: SOI Lateral Power Device Breakdown Prediction With Deep Neural Networks., , , , , , und . IEEE Access, (2020)On the Approximation Resiliency of Logic Locking and IC Camouflaging Schemes., , , , und . IEEE Trans. Inf. Forensics Secur., 14 (2): 347-359 (2019)A high-performance triple patterning layout decomposer with balanced density., , , , , und . ICCAD, Seite 163-169. IEEE, (2013)Skew Bounded Buffer Tree Resynthesis For Clock Power Optimization., , , , , und . ACM Great Lakes Symposium on VLSI, Seite 87-90. ACM, (2015)Machine learning and pattern matching in physical design., , , und . ASP-DAC, Seite 286-293. IEEE, (2015)Total power optimization combining placement, sizing and multi-Vt through slack distribution management., , und . ASP-DAC, Seite 352-357. IEEE, (2008)BOB-router: A new buffering-aware global router with over-the-block routing resources optimization., , und . ASP-DAC, Seite 513-518. IEEE, (2014)