( en | de | ru )

 

Disambiguierung von "Agrawal, Amogh"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
8T SRAM Cell as a Multibit Dot-Product Engine for Beyond Von Neumann Computing.

, , , und . IEEE Trans. Very Large Scale Integr. Syst., 27 (11): 2556-2567 (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Deepashri Agrawal

Mukesh Agrawal

Mudit Agrawal

Hemant Agrawal

Milan Agrawal

 

Weitere Publikationen von Autoren mit dem selben Namen

Cuffless BP measurement using a correlation study of pulse transient time and heart rate., , und . ICACCI, Seite 1538-1541. IEEE, (2014)Revisiting Stochastic Computing in the Era of Nanoscale Nonvolatile Technologies., , , , , , , , , und 1 andere Autor(en). IEEE Trans. Very Large Scale Integr. Syst., 28 (12): 2481-2494 (2020)X-SRAM: Enabling In-Memory Boolean Computations in CMOS Static Random Access Memories., , und . CoRR, (2017)Proposal for a Low Voltage Analog-to-Digital Converter using Voltage Controlled Stochastic Switching of Low Barrier Nanomagnets., , und . CoRR, (2018)X-CHANGR: Changing Memristive Crossbar Mapping for Mitigating Line-Resistance Induced Accuracy Degradation in Deep Neural Networks., , und . CoRR, (2019)IMAC: In-Memory Multi-Bit Multiplication and ACcumulation in 6T SRAM Array., , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 67-I (8): 2521-2531 (2020)Functional Read Enabling In-Memory Computations in 1Transistor - 1Resistor Memory Arrays., , , und . IEEE Trans. Circuits Syst., 67-II (12): 3347-3351 (2020)Xcel-RAM: Accelerating Binary Neural Networks in High-Throughput SRAM Compute Arrays., , , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 66-I (8): 3064-3076 (2019)Enabling Robust SOT-MTJ Crossbars for Machine Learning using Sparsity-Aware Device-Circuit Co-design., , , und . ISLPED, Seite 1-6. IEEE, (2021)Exploring Spike-Based Learning for Neuromorphic Computing: Prospects and Perspectives., , , , und . DATE, Seite 902-907. IEEE, (2021)