Autor der Publikation

An Energy-Efficient Time-Domain Incremental Zoom Capacitance-to-Digital Converter.

, , , , , , , , , , und . IEEE J. Solid State Circuits, 55 (11): 3064-3075 (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Design and Optimization of Non-Volatile Capacitive Crossbar Array for In-Memory Computing., , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 69 (3): 784-788 (2022)A Two-Step ADC With a Continuous-Time SAR-Based First Stage., , , , , , , , , und . IEEE J. Solid State Circuits, 54 (12): 3375-3385 (2019)A 1.11 mm2 Guidewire IVUS SoC with ±50°-Range Plane Wave Transmit Beamforming., , , , , und . ESSCIRC, Seite 309-312. IEEE, (2023)A 0.029MM2 17-FJ/Conv.-Step CT $\Delta\Sigma$ ADC with 2nd-Order Noise-Shaping SAR Quantizer., , , , und . VLSI Circuits, Seite 201-202. IEEE, (2018)Design of Non-volatile Capacitive Crossbar Array for In-Memory Computing., , , , und . IMW, Seite 1-4. IEEE, (2021)A Second-Order Purely VCO-Based CT ΔΣ ADC Using a Modified DPLL Structure in 40-nm CMOS., , , , , , und . IEEE J. Solid State Circuits, 55 (2): 356-368 (2020)An 84-dB-SNDR Low-OSR Fourth-Order Noise-Shaping SAR With an FIA-Assisted EF-CRFF Structure and Noise-Mitigated Push-Pull Buffer-in-Loop Technique., , , und . IEEE J. Solid State Circuits, 57 (12): 3804-3815 (2022)Error-Feedback Mismatch Error Shaping for High-Resolution Data Converters., , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 66-I (4): 1342-1354 (2019)A Scaling Compatible, Synthesis Friendly VCO-based Delta-sigma ADC Design and Synthesis Methodology., , , und . DAC, Seite 12:1-12:6. ACM, (2017)Low-power Scaling-friendly Ring Oscillator based ΔΣ ADC., , und . ISCAS, Seite 1-5. IEEE, (2018)