( en | de | ru )

 

Disambiguierung von "Jr., Earl E. Swartzlander"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Design of High-Speed Wide-Word Hybrid Parallel-Prefix/Carry-Select and Skip Adders.

, , , , und . J. Signal Process. Syst., 90 (3): 409-419 (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dent Earl

Eugenia Earle

Kathleen Early

Foued Jrad

Earl Gumbs

 

Weitere Publikationen von Autoren mit dem selben Namen

Calculators.. IEEE Ann. Hist. Comput., 20 (1): 67-76 (1998)Calculators.. IEEE Ann. Hist. Comput., 17 (3): 75-77 (1995)A Variable-Latency Architecture for Accelerating Deterministic Approaches to Stochastic Computing., und . ACSSC, Seite 608-613. IEEE, (2019)A scaled DCT architecture with the CORDIC algorithm., und . IEEE Trans. Signal Process., 50 (1): 160-167 (2002)A pipelined architecture for the multidimensional DFT., und . IEEE Trans. Signal Process., 49 (9): 2096-2102 (2001)A parallel implementation of the 2-D discrete wavelet transform without interprocessor communications., , und . IEEE Trans. Signal Process., 47 (11): 3179-3184 (1999)A Fused Floating-Point Three-Term Adder., und . IEEE Trans. Circuits Syst. I Regul. Pap., 61-I (10): 2842-2850 (2014)VLSI Concurrent Error Correcting Adders and Multipliers., und . DFT, Seite 287-294. IEEE Computer Society, (1993)A systolic array for 2-D DFT and 2-D DCT., und . ASAP, Seite 123-131. IEEE, (1994)A Spanning Tree Carry Lookahead Adder., und . IEEE Trans. Computers, 41 (8): 931-939 (1992)