( en | de | ru )

 

Disambiguierung von "Saha, Sangeet"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
ACCURATE: Accuracy Maximization for Real-Time Multicore Systems With Energy-Efficient Way-Sharing Caches.

, , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 41 (12): 5246-5260 (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Janapriya Saha

Susanne Saha

Sankalita Saha

Joyanta Saha

Barna Saha

 

Weitere Publikationen von Autoren mit dem selben Namen

Performance Evaluation of ECC in Single and Multi Processor Architectures on FPGA Based Embedded System., , , und . CoRR, (2014)Spatio-Temporal Scheduling of Preemptive Real-Time Tasks on Partially Reconfigurable Systems., , und . ACM Trans. Design Autom. Electr. Syst., 22 (4): 71:1-71:26 (2017)Scheduling Dynamic Hard Real-Time Task Sets on Fully and Partially Reconfigurable Platforms., , und . IEEE Embed. Syst. Lett., 7 (1): 23-26 (2015)A Self-Adaptive SEU Mitigation Scheme for Embedded Systems in Extreme Radiation Environments., , , , und . IEEE Syst. J., 16 (1): 1436-1447 (2022)Gamma-induced Degradation Analysis of Commercial off-the-shelf Camera Sensors., , , , , , und . IEEE SENSORS, Seite 1-4. IEEE, (2019)Design and Implementation of a RISC V Processor on FPGA., , , und . MSN, Seite 161-166. IEEE, (2021)EnSuRe: Energy & Accuracy Aware Fault-tolerant Scheduling on Real-time Heterogeneous Systems., , , , , , und . IOLTS, Seite 1-4. IEEE, (2021)Proxy Circuits for Fault-Tolerant Primitive Interfacing in Reconfigurable Devices Targeting Extreme Environments., , , und . ISCAS, Seite 1-5. IEEE, (2020)MAT-CNN-SOPC: Motionless Analysis of Traffic Using Convolutional Neural Networks on System-On-a-Programmable-Chip., , , , , und . AHS, Seite 291-298. IEEE, (2018)Design and implementation of real time AES-128 on real time operating system for multiple FPGA communication, , , und . CoRR, (2012)