( en | de | ru )

 

Disambiguierung von "Scherer, Moritz"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Siracusa: A 16 nm Heterogenous RISC-V SoC for Extended Reality with At-MRAM Neural Engine.

, , , , , , , , , , , und . CoRR, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Moritz Robert Scherer

Moritz Martens

Establishing properties of interaction systems. Uni Mannheim, (2009)

Josef Scherer

Wilhelm Scherer

Michael Scherer

 

Weitere Publikationen von Autoren mit dem selben Namen

TinyRadarNN: Combining Spatial and Temporal Convolutional Neural Networks for Embedded Gesture Recognition with Short Range Radars., , , , , und . CoRR, (2020)CUTIE: Beyond PetaOp/s/W Ternary DNN Inference Acceleration with Better-than-Binary Energy Efficiency., , , und . CoRR, (2020)Towards Always-on Event-based Cameras for Long-lasting Battery-operated Smart Sensor Nodes., , , , und . I2MTC, Seite 1-6. IEEE, (2021)TCN-CUTIE: A 1, 036-TOp/s/W, 2.72-µJ/Inference, 12.2-mW All-Digital Ternary Accelerator in 22-nm FDX Technology., , , , und . IEEE Micro, 43 (1): 42-48 (2023)TCN-CUTIE: A 1036 TOp/s/W, 2.72 uJ/Inference, 12.2 mW All-Digital Ternary Accelerator in 22 nm FDX Technology., , , , und . CoRR, (2022)A 1036 TOp/s/W, 12.2 mW, 2.72 μJ/Inference All Digital TNN Accelerator in 22 nm FDX Technology for TinyML Applications., , , , und . COOL CHIPS, Seite 1-3. IEEE, (2022)Automatic image-based pedicle screw planning., , , , , und . Medical Imaging: Image-Guided Procedures, Volume 11598 von SPIE Proceedings, SPIE, (2021)SmartAid: A Low-Power Smart Hearing Aid For Stutterers., , und . SAS, Seite 1-6. IEEE, (2019)CUTIE: Beyond PetaOp/s/W Ternary DNN Inference Acceleration With Better-Than-Binary Energy Efficiency., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 41 (4): 1020-1033 (2022)Siracusa: A 16 nm Heterogenous RISC-V SoC for Extended Reality with At-MRAM Neural Engine., , , , , , , , , und 2 andere Autor(en). CoRR, (2023)