Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Integration Architecture of Content Addressable Memory and Massive-Parallel Memory-Embedded SIMD Matrix for Versatile Multimedia Processor., , , , , , , , , und . IEICE Trans. Electron., 91-C (9): 1409-1418 (2008)A scalable massively parallel processor for real-time image processing., , , , , , , , , und 3 andere Autor(en). ISSCC, Seite 334-335. IEEE, (2010)Software-Based Parallel Cryptographic Solution with Massive-Parallel Memory-Embedded SIMD Matrix Architecture for Data-Storage Systems., , , , und . IEICE Trans. Inf. Syst., 94-D (9): 1742-1754 (2011)Scalable FPGA/ASIC Implementation Architecture for Parallel Table-Lookup-Coding Using Multi-Ported Content Addressable Memory., , , , und . IEICE Trans. Inf. Syst., 90-D (1): 346-354 (2007)Application of Multi-ported CAM for Parallel Coding., , , , und . APCCAS, Seite 1859-1862. IEEE, (2006)A Scalable Massively Parallel Processor for Real-Time Image Processing., , , , , , , , , und 9 andere Autor(en). IEEE J. Solid State Circuits, 46 (10): 2363-2373 (2011)Acceleration of DCT Processing with Massive-Parallel Memory-Embedded SIMD Matrix Processor., , , , , , , , und . IEICE Trans. Inf. Syst., 90-D (8): 1312-1315 (2007)Real-Time Huffman Encoder with Pipelined CAM-Based Data Path and Code-Word-Table Optimizer., , , , , , , , und . IEICE Trans. Inf. Syst., 90-D (1): 334-345 (2007)