( en | de | ru )

 

Disambiguierung von "Park, Hong-June"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Analysis of an Open-Loop Time Amplifier With a Time Gain Determined by the Ratio of Bias Current.

, , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 61-II (7): 481-485 (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

June Park

Hong-June Kuo

Hong-Yang Park

Hong-Suck Park

Joo-Hong Park

 

Weitere Publikationen von Autoren mit dem selben Namen

A 5 Gb/s Single-Ended Parallel Receiver With Adaptive Crosstalk-Induced Jitter Cancellation., , , und . IEEE J. Solid State Circuits, 48 (9): 2118-2127 (2013)A charge conserving non-quasi-state (NQS) MOSFET model for SPICE transient analysis., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 10 (5): 629-642 (1991)A Coefficient-Error-Robust Feed-Forward Equalizing Transmitter for Eye-Variation and Power Improvement., , , , , und . IEEE J. Solid State Circuits, 51 (8): 1902-1914 (2016)Analysis and prevention of DRAM latch-up during power-on., , , , , , , , und . IEEE J. Solid State Circuits, 32 (1): 79-85 (1997)A three-data differential signaling over four conductors with pre-emphasis and equalization: a CMOS current mode implementation., , und . IEEE J. Solid State Circuits, 41 (3): 633-641 (2006)A CMOS transceiver for DRAM bus system with a demultiplexed equalization scheme., , , , , und . IEEE J. Solid State Circuits, 37 (2): 245-250 (2002)A Transmitter to Compensate for Crosstalk-Induced Jitter by Subtracting a Rectangular Crosstalk Waveform From Data Signal During the Data Transition Time in Coupled Microstrip Lines., , , , und . IEEE J. Solid State Circuits, 47 (9): 2068-2079 (2012)An 8GB/s quad-skew-cancelling parallel transceiver in 90nm CMOS for high-speed DRAM interface., , , , , , , und . ISSCC, Seite 136-138. IEEE, (2012)A 3.2Gb/s 8b Single-Ended Integrating DFE RX for 2-Drop DRAM Interface with Internal Reference Voltage and Digital Calibration., , , , , und . ISSCC, Seite 112-113. IEEE, (2008)A Digitally Controlled Op-Amp with Level-Crossing-Based Approximation and its Application to a 10-bit Pipeline ADC., , , und . Journal of Circuits, Systems, and Computers, 25 (12): 1650155:1-1650155:16 (2016)