Autor der Publikation

A Timing Yield Model for SRAM Cells in Sub/Near-threshold Voltages Based on A Compact Drain Current Model.

, , , und . CoRR, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Energy-oriented dynamic SPM allocation based on time-slotted Cache conflict graph., , , und . DATE, Seite 598-601. IEEE Computer Society, (2010)A Data-Sharing Aware and Scalable Cache Miss Rates Model for Multi-Core Processors with Multi-Level Cache Hierarchies., , , und . ICPADS, Seite 267-274. IEEE, (2019)Vina-GPU 2.0: Further Accelerating AutoDock Vina and Its Derivatives with Graphics Processing Units., , , , , , , und . J. Chem. Inf. Model., 63 (7): 1982-1998 (April 2023)An improved point cloud denoising method in adverse weather conditions based on PP-LiteSeg network., und . PeerJ Comput. Sci., (2024)An Active Mobile Charging and Data Collection Scheme for Clustered Sensor Networks., , , , , , und . IEEE Trans. Vehicular Technology, 68 (5): 5100-5113 (2019)A Design of Timing Speculation SRAM-Based L1 Caches With PVT Autotracking Under Near-Threshold Voltages., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 29 (12): 2197-2209 (2021)Ultra8T: A Sub-Threshold 8T SRAM with Leakage Detection., , , , und . CoRR, (2023)TS Cache: A Fast Cache with Timing-speculation Mechanism Under Low Supply Voltages., , , , , , und . CoRR, (2019)A wireless network based on the combination of Zigbee and GPRS., , und . ICNSC, Seite 267-270. IEEE, (2008)A Timing Yield Model for SRAM Cells at Sub/Near-Threshold Voltages Based on a Compact Drain Current Model., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 42 (4): 1223-1234 (April 2023)