( en | de | ru )

 

Disambiguierung von "Suaya, Roberto"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Low Power SPI Design Based on Relative Timing Techniques.

, , , , , und . ICECS, Seite 166-169. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Roberto Fornari

Roberto Cruccolini

Roberto Sala

Roberto Minakawa

Roberto Ohrt

 

Weitere Publikationen von Autoren mit dem selben Namen

From formal verification to silicon compilation., , , , , und . Compcon, Seite 450-455. IEEE Computer Society, (1991)A Two-Dimensional Topological Compactor With Octagonal Geometry., , , und . DAC, Seite 727-731. ACM, (1991)Leveraging the geometric properties of on-chip transmission line structures to improve interconnect performance: A case study in 65nm., , , und . NOCS, Seite 1-2. IEEE, (2013)Analytical Expressions for High-Frequency VLSI Interconnect Impedance Extraction in the Presence of a Multilayer Conductive Substrate., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 28 (7): 1047-1060 (2009)High-Frequency Mutual Impedance Extraction of VLSI Interconnects In the Presence of a Multi-layer Conducting Substrate., , und . DATE, Seite 426-431. ACM, (2008)Low Power SPI Design Based on Relative Timing Techniques., , , , , und . ICECS, Seite 166-169. IEEE, (2019)Panel I: who is responsible for the design for manufacturability issues in the era of nano-technologies?, , , , , , , , , und . ASP-DAC, ACM Press, (2005)Efficient 3D high-frequency impedance extraction for general interconnects and inductors above a layered substrate., , und . DATE, Seite 459-464. IEEE Computer Society, (2010)Two-dimensional IC layout compaction based on topological design rule checking., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 9 (3): 260-275 (1990)