Autor der Publikation

Motivations and analysis of the capacitated lot-sizing problem with setup times and minimum and maximum ending inventories.

, , , und . Eur. J. Oper. Res., 302 (1): 203-220 (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Integration of scheduling and advanced process control in semiconductor manufacturing: review and outlook., , , und . J. Sched., 18 (2): 195-205 (2015)Parallel machine scheduling with time constraints on machine qualifications., , , und . Comput. Oper. Res., (2019)Smart dynamic sampling for wafer at risk reduction in semiconductor manufacturing., , , und . CASE, Seite 780-785. IEEE, (2014)Dispatching of lots to dynamically reduce the wafers at risk in semiconductor manufacturing., , , , und . CASE, Seite 920-923. IEEE, (2012)Solving the flexible job shop scheduling problem with sequence-dependent setup times., , und . Eur. J. Oper. Res., 265 (2): 503-516 (2018)Genetic algorithms to minimize the weighted number of late jobs on a single machine., und . Eur. J. Oper. Res., 151 (2): 296-306 (2003)Feature cluster: Planning and scheduling in industrial and logistic systems., und . Eur. J. Oper. Res., 199 (3): 694 (2009)Single-item dynamic lot-sizing problems: An updated survey., , , und . Eur. J. Oper. Res., 263 (3): 838-863 (2017)Multi-resource shop scheduling with resource flexibility., , und . Eur. J. Oper. Res., 107 (2): 289-305 (1998)Analyzing different dispatching policies for probability estimation in time constraint tunnels in semiconductor manufacturing., , , und . WSC, Seite 3543-3554. IEEE, (2017)