( en | de | ru )

 

Disambiguierung von "Kahng, Andrew B."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Filling and slotting: analysis and algorithms.

, , , , und . ISPD, Seite 95-102. ACM, (1998)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Andrew Singer

Andrew Torda

Andrew Cato

Andrew Huvos

Andrew Lee

 

Weitere Publikationen von Autoren mit dem selben Namen

Wafer Topography-Aware Optical Proximity Correction., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 25 (12): 2747-2756 (2006)Simultaneous Buffer Insertion and Wire Sizing Considering Systematic CMP Variation and Random Leff Variation., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 26 (5): 845-857 (2007)DAGSizer: A Directed Graph Convolutional Network Approach to Discrete Gate Sizing of VLSI Graphs., , , , und . ACM Trans. Design Autom. Electr. Syst., 28 (4): 52:1-52:31 (Juli 2023)Silicon Photonics for Computing Systems., , und . ACM J. Emerg. Technol. Comput. Syst., 14 (2): 20 (2018)Cross-Layer Co-Optimization of Network Design and Chiplet Placement in 2.5-D Systems., , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 39 (12): 5183-5196 (2020)In-Route Pin Access-Driven Placement Refinement for Improved Detailed Routing Convergence., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 41 (3): 784-788 (2022)Hier-RTLMP: A Hierarchical Automatic Macro Placer for Large-scale Complex IP Blocks., , und . CoRR, (2023)A new methodology for reduced cost of resilience., , und . ACM Great Lakes Symposium on VLSI, Seite 157-162. ACM, (2014)Heuristic Methods for Fine-Grain Exploitation of FDSOI., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 39 (10): 2860-2871 (2020)Optimal partitioners and end-case placers for standard-cell layout., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 19 (11): 1304-1313 (2000)