Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

An FPGA Implementation of a Timing-Error Tolerant Discrete Cosine Transform (Abstract Only)., , , und . FPGA, Seite 266. ACM, (2015)FPGA technology mapping with encoded libraries andstaged priority cuts., , , , und . FPGA, Seite 143-150. ACM, (2009)Improving Timing-Driven FPGA Packing With Physical Information., , und . FPL, Seite 117-123. IEEE, (2007)ICCAD-2017 CAD contest in multi-deck standard cell legalization and benchmarks., , , und . ICCAD, Seite 867-871. IEEE, (2017)Power minimisation during field programmable gate array placement., , , , , , und . IET Comput. Digit. Tech., 4 (3): 170-183 (2010)FPGA Power Reduction by Guarded Evaluation Considering Logic Architecture., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 31 (9): 1305-1318 (2012)Eh?Placer: A High-Performance Modern Technology-Driven Placer., , , , und . ACM Trans. Design Autom. Electr. Syst., 21 (3): 37:1-37:27 (2016)A Fast, Robust Network Flow-based Standard-Cell Legalization Method for Minimizing Maximum Movement., , , und . ISPD, Seite 141-148. ACM, (2017)Mixed-size placement via line search., und . ICCAD, Seite 899-904. IEEE Computer Society, (2005)Engineering details of a stable force-directed placer., , und . ICCAD, Seite 573-580. IEEE Computer Society / ACM, (2004)