( en | de | ru )

 

Disambiguierung von "Suzuki, Junnosuke"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Highly Accurate and Parallel Vision MLP FPGA Accelerator based on FP7/8 SIMD Operations.

, , , , , , und . MCSoC, Seite 478-485. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yoko Suzuki

Shigenobu Suzuki

Seiichi Suzuki

Kazuyo Suzuki

Keiko Suzuki

 

Weitere Publikationen von Autoren mit dem selben Namen

A Highly Accurate and Parallel Vision MLP FPGA Accelerator based on FP7/8 SIMD Operations., , , , , , und . MCSoC, Seite 478-485. IEEE, (2023)Hiddenite: 4K-PE Hidden Network Inference 4D-Tensor Engine Exploiting On-Chip Model Construction Achieving 34.8-to-16.0TOPS/W for CIFAR-100 and ImageNet., , , , , , , , und . ISSCC, Seite 1-3. IEEE, (2022)High Throughput Datapath Design for Vision Permutator FPGA Accelerator., , , , , und . ICCE, Seite 1-2. IEEE, (2024)ProgressiveNN: Achieving Computational Scalability with Dynamic Bit-Precision Adjustment by MSB-first Accumulative Computation., , , , , , , und . Int. J. Netw. Comput., 11 (2): 338-353 (2021)Pianissimo: A Sub-mW Class DNN Accelerator with Progressive Bit-by-Bit Datapath Architecture for Adaptive Inference at Edge., , , , , , , , , und . VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)Pianissimo: A Sub-mW Class DNN Accelerator With Progressively Adjustable Bit-Precision., , , , , , , , , und . IEEE Access, (2024)ProgressiveNN: Achieving Computational Scalability without Network Alteration by MSB-first Accumulative Computation., , , , , , und . CANDAR, Seite 215-220. IEEE, (2020)