( en | de | ru )

 

Disambiguierung von "Dazzi, Martino"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
5 Parallel Prism: A topology for pipelined implementations of convolutional neural networks using computational memory.

, , , , , und . CoRR, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Martino Celeghini

Martino Saracino

Antonio Martino

Martino Pedrazzini

Martino Tasca

 

Weitere Publikationen von Autoren mit dem selben Namen

Accurate deep neural network inference using computational phase-change memory., , , , , , , , und . CoRR, (2019)Efficient Pipelined Execution of CNNs Based on In-Memory Computing and Graph Homomorphism Verification., , , , , und . IEEE Trans. Computers, 70 (6): 922-935 (2021)ALPINE: Analog In-Memory Acceleration With Tight Processor Integration for Deep Learning., , , , , , , , und . IEEE Trans. Computers, 72 (7): 1985-1998 (Juli 2023)11.3 Metis AIPU: A 12nm 15TOPS/W 209.6TOPS SoC for Cost- and Energy-Efficient Inference at the Edge., , , , , , , , , und 38 andere Autor(en). ISSCC, Seite 212-214. IEEE, (2024)Computational memory-based inference and training of deep neural networks., , , , , , , , , und 6 andere Autor(en). VLSI Circuits, Seite 168-. IEEE, (2019)Accelerating Inference of Convolutional Neural Networks Using In-memory Computing., , , und . Frontiers Comput. Neurosci., (2021)5 Parallel Prism: A topology for pipelined implementations of convolutional neural networks using computational memory., , , , , und . CoRR, (2019)Graphene-Based Wireless Agile Interconnects for Massive Heterogeneous Multi-Chip Processors., , , , , , , , , und 11 andere Autor(en). IEEE Wirel. Commun., 30 (4): 162-169 (August 2023)Graphene-based Wireless Agile Interconnects for Massive Heterogeneous Multi-chip Processors., , , , , , , , , und 11 andere Autor(en). CoRR, (2020)Compiling Neural Networks for a Computational Memory Accelerator., , , , , und . CoRR, (2020)