( en | de | ru )

 

Disambiguierung von "Pagani, Marco"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Modeling and Analysis of Bus Contention for Hardware Accelerators in FPGA SoCs.

, , , , und . ECRTS, Volume 165 von LIPIcs, Seite 12:1-12:23. Schloss Dagstuhl - Leibniz-Zentrum für Informatik, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Davide Pagani

Davide Pagani

Alain Pagani

Alain Pagani

Susanne Pagani

 

Weitere Publikationen von Autoren mit dem selben Namen

Structural covariance networks in the mouse brain., , und . NeuroImage, (2016)Online Education in a Large Scale Rehabilitation Institution., , , und . EFMI-STC, Volume 174 von Studies in Health Technology and Informatics, Seite 67-71. IOS Press, (2012)Spatio-Temporal Optimization of Deep Neural Networks for Reconfigurable FPGA SoCs., , , , und . IEEE Trans. Computers, 70 (11): 1988-2000 (2021)Imperfect Multisource Spatial Data Fusion Based on a Local Consensual Dynamics., , und . Uncertainty Approaches for Spatial Data Modeling and Processing, Volume 271 von Studies in Computational Intelligence, Springer, (2010)Fusion Strategies Based on the OWA Operator in Environmental Applications., , , , , und . Recent Developments in the Ordered Weighted Averaging Operators, Volume 265 von Studies in Fuzziness and Soft Computing, Springer, (2011)A Bandwidth Reservation Mechanism for AXI-Based Hardware Accelerators on FPGAs., , , , , und . ECRTS, Volume 133 von LIPIcs, Seite 24:1-24:24. Schloss Dagstuhl - Leibniz-Zentrum für Informatik, (2019)A Framework for Supporting Real-Time Applications on Dynamic Reconfigurable FPGAs., , , , , und . RTSS, Seite 1-12. IEEE Computer Society, (2016)Timeline-Based Planning for Engaging Training Experiences., , und . ICAPS, AAAI, (2013)Modeling and Analysis of Bus Contention for Hardware Accelerators in FPGA SoCs (Artifact)., , , , und . Dagstuhl Artifacts Ser., 6 (1): 04:1-04:3 (2020)A flexible retrieval system of shapes in binary images., , , und . SIGIR, Seite 745-746. ACM, (2007)