( en | de | ru )

 

Disambiguierung von "Chou, Yung-Fa"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A SAR ADC missing-decision level detection and removal technique.

, , , und . VTS, Seite 31-36. IEEE Computer Society, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Remi Chou

Yung Liu

Joseph Chou

Maria Chou

Mike Chou

 

Weitere Publikationen von Autoren mit dem selben Namen

A SAR ADC missing-decision level detection and removal technique., , , und . VTS, Seite 31-36. IEEE Computer Society, (2012)Enabling inter-die co-optimization in 3-D IC with TSVs., , , , und . VLSI-DAT, Seite 1-4. IEEE, (2013)Parametric Delay Test of Post-Bond Through-Silicon Vias in 3-D ICs via Variable Output Thresholding Analysis., , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 32 (5): 737-747 (2013)Small delay testing for TSVs in 3-D ICs., , , , , , und . DAC, Seite 1031-1036. ACM, (2012)In-Situ Method for TSV Delay Testing and Characterization Using Input Sensitivity Analysis., , , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 21 (3): 443-453 (2013)Temperature-aware online testing of power-delivery TSVs., , , und . 3DIC, Seite TS10.3.1-TS10.3.6. IEEE, (2015)Time-to-Digital Converter Compiler for On-Chip Instrumentation., , , und . IEEE Des. Test, 37 (4): 101-107 (2020)Reactivation of Spares for Off-Chip Memory Repair After Die Stacking in a 3-D IC With TSVs., , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 60-I (9): 2343-2351 (2013)A built-in self-test scheme for 3D RAMs., , , , , , und . ITC, Seite 1-9. IEEE Computer Society, (2012)etection of SRAM cell stability by lowering array supply voltage., , , , und . Asian Test Symposium, Seite 268-273. IEEE Computer Society, (2000)