Autor der Publikation

Threaded Prefetching: A New Instruction Memory Hierarchy for Real-Time Systems.

, , , , und . Real Time Syst., 13 (1): 47-65 (1997)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Bounding Cache-Related Preemption Delay for Real-Time Systems., , , , , , , , , und . IEEE Trans. Software Eng., 27 (9): 805-826 (2001)Caller ID System in the Internet Environment., , , , , , und . USENIX Security Symposium, USENIX Association, (1993)An accurate and practical buffer allocation model for the buffer cache based on marginal gains., , , , , und . Inf. Process. Lett., 85 (2): 93-97 (2003)V-P cache: a storage efficient virtual cache organization., , , , und . Microprocess. Microsystems, 17 (9): 537-546 (1993)Multiple neural networks using the reduced input dimension., , , , und . ICASSP (2), Seite 601-604. IEEE Computer Society, (1994)Limited Preemptible Scheduling to Embrace Cache Memory in Real-Time Systems., , , , und . LCTES, Volume 1474 von Lecture Notes in Computer Science, Seite 51-64. Springer, (1998)On the Existence of a Spectrum of Policies that Subsumes the Least Recently Used (LRU) and Least Frequently Used (LFU) Policies., , , , , , und . SIGMETRICS, Seite 134-143. ACM, (1999)LRFU: A Spectrum of Policies that Subsumes the Least Recently Used and Least Frequently Used Policies., , , , , , und . IEEE Trans. Computers, 50 (12): 1352-1361 (2001)A Dual-Mode Instruction Prefetch Scheme for Improved Worst Case and Average Case Program Execution Times., , , , , und . RTSS, Seite 98-105. IEEE Computer Society, (1993)The Design and Performance Evaluation of the RAID 5 Controller using the Load-Balanced Destage Algorithm., und . ICPADS, Seite 28-34. IEEE Computer Society, (1997)