( en | de | ru )

 

Disambiguierung von "Volkerink, Erik H."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Test Vector Compression Using EDA-ATE Synergies.

, , , und . VTS, Seite 97-102. IEEE Computer Society, (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Erik H Waller

Guido Völkerink

Nilgün Erikli

Anders Erikson

Magdalena Karin Matilda Eriksson

 

Weitere Publikationen von Autoren mit dem selben Namen

Delay Defect Screening using Process Monitor Structures., , , und . VTS, Seite 43-52. IEEE Computer Society, (2004)Empirical Validation of Yield Recovery Using Idle-Cycle Insertion., , , und . IEEE Des. Test Comput., 24 (4): 362-372 (2007)The ABCs of ITC., und . IEEE Des. Test Comput., 27 (5): 80 (2010)Response compaction with any number of unknowns using a new LFSR architecture., und . DAC, Seite 117-122. ACM, (2005)ATPG Padding And ATE Vector Repeat Per Port For Reducing Test Data Volume., , , , und . ITC, Seite 1069-1078. IEEE Computer Society, (2003)Test Vector Compression Using EDA-ATE Synergies., , , und . VTS, Seite 97-102. IEEE Computer Society, (2002)Tackling test trade-offs from design, manufacturing to market using economic modeling., , , , und . ITC, Seite 1098-1107. IEEE Computer Society, (2001)Speed Clustering of Integrated Circuits., , , und . ITC, Seite 1128-1137. IEEE Computer Society, (2004)Test Economics for Multi-site Test with Modern Cost Reduction Techniques., , , und . VTS, Seite 411-416. IEEE Computer Society, (2002)Modern Test Techniques: Tradeoffs, Synergies, and Scalable Benefits., , , und . J. Electron. Test., 19 (2): 125-135 (2003)