( en | de | ru )

 

Disambiguierung von "Sarkar, Dipankar"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Identification of Inductive Properties during Verification of Synchronous Sequential Circuits.

, , und . J. Autom. Reason., 14 (3): 427-462 (1995)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dipankar Mandal

Anindita Sarkar

Abhijit Sarkar

Tapabrato Sarkar

Abhishek Sarkar

 

Weitere Publikationen von Autoren mit dem selben Namen

Diagnosability of delay-deadline failures in fair real time discrete event models., , und . Int. J. Syst. Sci., 41 (7): 763-782 (2010)A Tag Machine Based Performance Evaluation Method for Job-Shop Schedules., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 29 (7): 1028-1041 (2010)An Intrusion Detection System Using Modified-Firefly Algorithm in Cloud Environment., , , und . Int. J. Digit. Crime Forensics, 13 (2): 77-93 (2021)Some Inference Rules for Integer Arithmetic for Verification of Flowchart Programs on Integers., und . IEEE Trans. Software Eng., 15 (1): 1-9 (1989)FairFlow Protocol: Equitable Maximal Extractable Value (MEV) mitigation in Ethereum.. CoRR, (2023)SamaTulyataOne: A Path Based Equivalence Checker., , und . ISEC, Seite 21:1-21:5. ACM, (2019)Model checking on state transition diagram., , und . ASP-DAC, Seite 412-417. IEEE Computer Society, (2004)On-Line Testing of Digital Circuits for n-Detect and Bridging Fault Models., , , , , und . Asian Test Symposium, Seite 88-93. IEEE Computer Society, (2005)Verification of Scheduling in High-level Synthesis., , , , und . ISVLSI, Seite 141-146. IEEE Computer Society, (2006)Validating SPARK: High Level Synthesis Compiler., , und . ISVLSI, Seite 195-198. IEEE Computer Society, (2015)