( en | de | ru )

 

Disambiguierung von "Safari, Saeed"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An architecture-level approach for mitigating the impact of process variations on extensible processors.

, , , und . DATE, Seite 467-472. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ali Safari

Hassan Safari

Majid Safari

Hassan Safari

Firouz Safari

 

Weitere Publikationen von Autoren mit dem selben Namen

Fast implementation of dense stereo vision algorithms on a highly parallel SIMD architecture., , , und . J. Real-Time Image Processing, 8 (4): 421-435 (2013)A 65nm 10GHz pipelined MAC structure., , und . ISCAS, Seite 460-463. IEEE, (2008)Yield and Speedup Improvements in Extensible Processors by Allocating Extra Cycles to Some Custom Instructions., , , und . ACM Trans. Design Autom. Electr. Syst., 21 (2): 28:1-28:25 (2016)Dynamic behavioral modeling of nonlinear circuits using a novel recurrent neural network technique., , und . I. J. Circuit Theory and Applications, 47 (7): 1071-1085 (2019)Parallel scalable hardware implementation of asynchronous discrete particle swarm optimization., , , , und . Eng. Appl. Artif. Intell., 23 (2): 177-187 (2010)Fast and accurate FPGA-based framework for processor architecture vulnerability analysis., , und . Integr., (2016)Considering the effect of process variations during the ISA extension design flow., , , und . Microprocess. Microsystems, 37 (6-7): 713-724 (2013)CMV: Clustered Majority Voting Reliability-Aware Task Scheduling for Multicore Real-Time Systems., , und . IEEE Trans. Reliability, 68 (1): 187-200 (2019)On-Chip Verification of NoCs Using Assertion Processors., , , , und . DSD, Seite 535-538. IEEE Computer Society, (2007)A digital hardware implementation of spiking neural networks with binary FORCE training., , und . Neurocomputing, (2020)