Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Extended dynamic voltage scaling for low power design., , , und . SoCC, Seite 389-394. IEEE, (2004)CAS-FEST 2010: Mitigating Variability in Near-Threshold Computing., , , , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 1 (1): 42-49 (2011)Robust Clock Network Design Methodology for Ultra-Low Voltage Operations., , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 1 (2): 120-130 (2011)Simultaneous extraction of effective gate length and low-field mobility in non-uniform devices., , und . ISQED, Seite 158-162. IEEE, (2010)Better-than-voltage scaling energy reduction in approximate SRAMs via bit dropping and bit reuse., , , und . PATMOS, Seite 132-139. IEEE, (2015)A black box method for stability analysis of arbitrary SRAM cell structures., , , , , , und . DATE, Seite 795-800. IEEE Computer Society, (2010)A start-up boosting circuit with 133× speed gain for 2-transistor voltage reference., , , , , und . CICC, Seite 1-4. IEEE, (2017)Analyzing the impact of Double Patterning Lithography on SRAM variability in 45nm CMOS., , , , und . CICC, Seite 1-4. IEEE, (2010)Robust ultra-low voltage ROM design., , , , und . CICC, Seite 423-426. IEEE, (2008)Pulse amplification based dynamic synchronizers with metastability measurement using capacitance de-rating., , , , und . CICC, Seite 1-4. IEEE, (2013)