( en | de | ru )

 

Disambiguierung von "Beerel, Peter A."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
RAPPID: An Asynchronous Instruction Length Decoder.

, , , , , , , , , und . ASYNC, Seite 60-70. IEEE Computer Society, (1999)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Peter A Schmid

Peter A Ehrl

Peter A Wuffli

Peter A Ehrl

Peter A Gloor

 

Weitere Publikationen von Autoren mit dem selben Namen

A low latency SISO with application to broadband turbo decoding., und . IEEE J. Sel. Areas Commun., 19 (5): 860-870 (2001)Proteus: An ASIC Flow for GHz Asynchronous Designs., , und . IEEE Des. Test Comput., 28 (5): 36-51 (2011)Neural Network Training with Approximate Logarithmic Computations., , und . ICASSP, Seite 3122-3126. IEEE, (2020)Asynchronous Design for High-Speed and Low-Power Circuits.. PATMOS, Volume 4148 von Lecture Notes in Computer Science, Seite 669. Springer, (2006)Slack matching mode-based asynchronous circuits for average-case performance., und . ICCAD, Seite 219-225. IEEE, (2013)Deep-n-Cheap: An Automated Search Framework for Low Complexity Deep Learning., , , und . ACML, Volume 129 von Proceedings of Machine Learning Research, Seite 273-288. PMLR, (2020)FLOAT: Fast Learnable Once-for-All Adversarial Training for Tunable Trade-off between Accuracy and Robustness., , , und . WACV, Seite 2348-2357. IEEE, (2023)An area-efficient multi-level single-track pipeline template., und . DATE, Seite 1509-1512. IEEE, (2011)Automatic gate-level synthesis of speed-independent circuits., und . ICCAD, Seite 581-586. IEEE Computer Society / ACM, (1992)Design Considerations for 3D Heterogeneous Integration Driven Analog Processing-in-Pixel for Extreme-Edge Intelligence., , , , , und . ICRC, Seite 1-5. IEEE, (2023)